Labor Entwurf digitaler Systeme

Das Labor „Entwurf digitaler Systeme“ beschäftigt sich mit den Eigenschaften und dem Entwurf digitaler Systeme, wie sie z.B. als grundlegende Teilsysteme in mikroelektronischen Produkten der Unterhaltungs-, Kommunikations- oder Steuerungstechnik zum Einsatz kommen.

Versuche

Im Rahmen der Lehrveranstaltung „Entwurf digitaler Systeme -Labor“ werden Versuche zu folgenden Themen durchgeführt:

Messungen an TTL- und CMOS-Schaltkreisen: In den Versuchen werden Eigenschaften und Störeffekte von realen digitalen Schaltkreisen untersucht (wie z.B. Kennlinien von Bausteinen, Schaltzeiten von Gattern, Signalverzerrungen durch Belastung der Ausgänge oder Verbindungsleitungen, u. ä.) und das resultierende tatsächliche Verhalten der Schaltkreise gegenüber der idealisierten Betrachtung von digitalen Schaltungen erfasst.

CPLD-Programmierung mit VHDL: Ziel des Versuchs ist die praktische Einführung in grundlegende Sprachelemente von VHDL, das Erlernen des Umgangs mit einer VHDL-Entwicklungsumgebung und die Realisierung einfacher Schaltnetze und Schaltwerke mittels Abbildung auf einen CPLD (Complex Programmable Logic Device) Logikbaustein

Arithmetic Logic Unit (ALU): Die Studenten erlernen in diesem Versuch, die Arbeitsweise der arithmetisch logischen Einheit (ALU – arithmetic logic unit), wie sie z.B. als zentrale Komponente eines Mikroprozessors zum Einsatz kommt, zu verstehen und zu programmieren ausgehend von einer integrierten 4-bit ALU mit Register (4-bit Akkumulator).

Schaltwerke: Ausgehend von einfachen Flip-Flop Typen werden in diesem Versuch komplexere Schaltwerke (u.a. Schieberegister und Zählerschaltungen) entworfen, realisiert und verifiziert.

Automatentheorie: Zustandsautomaten bieten die Möglichkeit, komplexe Verhaltensweisen von Schaltungsteilen oder elektronischen Geräten zu modellieren. In diesem Versuch werden mit einem Designtool Zustandsgraphen für verschiedene Automaten erstellt und optimiert, dann in die Hardwarebeschreibungssprache VHDL überführt und die Automaten schließlich mittels CAE Software Tool (Xilinx ISE) auf einem CPLD-Logikbaustein realisiert.